® Offenlegungsschrift ₍₁₎ DE 3625318 A1

(51) Int. Cl. 4: H 03 K 5/19

> H 03 K 5/22 G 08 C 19/16 // G01R 23/02



DEUTSCHES PATENTAMT

P 36 25 318.9 Aktenzeichen: Anmeldetag: 26. 7.86

4. 2.88 Offenlegungstag:

(71) Anmelder:

Licentia Patent-Verwaltungs-GmbH, 6000 Frankfurt,


72 Erfinder:

Schiwek, Lutz-Werner, Dipl.-Ing., 1000 Berlin, DE

Prüfungsantrag gem. § 44 PatG ist gestellt

Anordnung zur signaltechnisch sicheren Überwachung zweier Taktsignale

Zur signaltechnisch sicheren Überwachung zweier Taktsignale gegen einseitiges Ausbleiben oder Wegdriften etc., z. B. auf Gebieten hoher Sicherheitsanforderungen, wird vorgeschlagen, daß die Taktsignale (Takt 1, Takt 2) zeitversetzt zueinander sind und zugeordnete Monoflopstufen (MF1, MF2) triggern. Die Monoflopstufen (MF1, MF2) generieren abbildende Signale (e1, e2) definierter Impulslänge, die an einen signaltechnisch sicheren Antivalenzvergleicher (1) gelegt sind, der ein Ausgangssignal (AV) liefert, das von einem nachgeschalteten signaltechnisch sicheren RS-Speicher (2) überwacht wird. Dessen Ausgang ist über signaltechnisch sichere Verstärkungsmittel (3, 4) mit einem, einen Energie- oder Signalfluß beeinflussenden, signaltechnisch sicheren Schaltglied (5) verbunden. In weiterer Ausbildung sind die Taktsignale (Takt 1, Takt 2) im fehlerfreien Betrieb äquidistant zeitversetzt, wobei die abbildenden Signale (e1, e2) der von den Anstiegsflächen der Taktsignale (Takt 1, Takt 2) getriggerten Monoflopstufen (MF1, MF2) gleichen Abstand und gleiche Impulslänge aufweisen.



Patentansprüche

1. Anordnung zur signaltechnisch sicheren Überwachung zweier Taktsignale, dadurch gekennzeichnet, daß die Taktsignale (Takt 1, Takt 2) zeitversetzt zueinander sind und zugeordnete Monoflopstufen (MF1, MF2) triggern, daß die Monoflopstufen (MF1, MF2) abbildende Signale (e1, e 2) definierter Impulslänge generieren, die an einen signaltechnisch sicheren Antivalenzvergleicher 10 (1) gelegt sind, der ein Ausgangssignal (AV) liefert, das von einem nachgeschalteten signaltechnisch sicheren RS-Speicher (2) überwacht wird, wobei dessen Ausgang über signaltechnisch sichere Verstärkungsmittel (3, 4) mit einem einen Energie- oder 15 spruches 1 gelöst. Signalfluß beeinflussenden, signaltechnisch sicheren Schaltglied (5) verbunden ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Taktsignale (Takt 1, Takt 2) im fehlerfreien Betrieb äquidistant zeitversetzt sind, 20 zeigt wobei die abbildenden Signale (e 1, e 2) der von den Anstiegsflächen der Taktsignale (Takt 1, Takt 2) getriggerten Monoflopstufen (MF1, MF2) gleichen Abstand und gleiche Impulslänge aufweisen.

3. Anordnung nach Anspruch 1 oder 2, dadurch 25 Fall gekennzeichnet, daß die abbildenden Signale (e 1, e 2) an die Eingänge einer als Antivalenzvergleicher (1) fungierenden Graetzbrücke (6) gelegt sind, der eine signaltechnisch sichere UND-Stufe (8, 9, 10, 11) nachgeschaltet ist.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Graetzbrücke (6) die Betriebsgleichspannung für einen Feldeffekttransistor (8) der UND-Stufe (8, 9, 10, 11) liefert, die ein am Einan den Ausgang (A) durchschaltet, wenn die Betriebsgleichspannung einem Gleichstrom-1-Signal

5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß das zu überwachende 40 Ausgangssignal (AV) des Antivalenzvergleichers (1) an den \bar{R} -Eingang eines ersten UND-Gliedes (12) des RS-Speichers (2) gelegt ist, der neben diesem ersten UND-Glied (12) nachgeschaltet noch ein zweites UND-Glied (13) mit Setzeingang (S) 45 und eine Verstärkungsstufe (14) mit ausgangsseitiger (Q) Diodenrückkopplung (15) auf den Setzeingang (S) aufweist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß ein am ersten UND-Glied (12) anliegendes dynamisches Gleichstrom-1-Signal einer Signalquelle (16) nur solange durchgeschaltet wird, wie nach dem Setzen des \overline{RS} -Speichers (2) am Eingang (S) mit Highsignal das Signal (AV) des Antivalenzvergleichers (1) am Eingang \bar{R} anliegt.

Beschreibung

Die Erfindung bezieht sich auf eine Anordnung zur signaltechnisch sicheren Überwachung zweier Taktsi- 60 gnale.

Mit zunehmender Häufigkeit des Einsatzes von mehrkanaligen Systemen werden signaltechnisch sichere Taktüberwachungen immer wichtiger. Dabei sind im allgemeinen nicht direkte Quarztaktüberwachungen ge- 65 meint, sondern z. B. Koordinationstaktüberwachungen bei getrennt getakteten Systemen. Neben solchen Taktsignalüberwachungen aus zwei Quellen z. B. der Pol-

ling-Periodensignale zusammenarbeitender Rechnerkanäle ist auch die Überwachung einer z. B. auf zwei Kanäle gehenden Taktfrequenz, also die Signalüberwachung aus einer Quelle nach Umformung in zwei aus den ansteigenden und abfallenden Flanken gewinnbaren Impulsfolgen möglich.

Die Überwachung geschieht, weil es vorkommen kann, daß der Takt einseitig ausbleibt oder wegdriftet. Auf Gebieten hoher Sicherheitsanforderungen müssen diese Fehler sofort und sicher erkannt und ein Abschalten der Anlage in einen definitionsgemäß sicheren Zustand auslösen.

Die derart umrissene Aufgabe wird nach der Erfindung gemäß den kennzeichnenden Merkmalen des An-

Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.

Anhand von schematischen Ausführungsbeispielen wird die Erfindung im nachstehenden näher erläutert. Es

Fig. 1 ein Blockdiagramm der Schaltung

Fig. 2 die Struktur eines Antivalenzüberwachers

Fig. 3 die Struktur eines RS-Speichers

Fig. 4 Signalverläufe der Schaltung für fehlerfreien

Fig. 5 bis 7 Signalverläufe der Schaltung für verschiedene Fehlerfälle.

Nach Fig. 1 wird ein Taktsignal Takt 1 einer Monoflopstufe MF 1 und ein zweites Taktsignal Takt 2 einer Monoflopstufe MF2 zugeführt. Die Taktsignale sind hier für den fehlerfreien Fall um 180° elektrisch zeitversetzt. Es können Nadelimpulse sein, wie es Fig. 4 ausweist oder auch längere Signale. Die Monoflops werden von den Nadelimpulsen bzw. von den Anstiegsflanken gang (E) liegendes dynamisches 1-Signal nur dann 35 der längeren Signale getriggert und bilden die beiden Taktsignale Takt 1 und Takt 2 als antivalente, d. h. einander ablösende Ausgangssignale definierter Länge ab (vgl. Fig. 4, Signal e 1 und e 2). Beide Ausgänge der Monoflopstufen MF1 und MF2 sind mit einem signaltechnisch sicheren Antivalenzvergleicher 1, vorzugsweise in GS-Technik (Gleichstromtechnik) verbunden, der ein Signal AV abgibt, solange eine unterbrechungslose Antivalenz der Signale e 1 und e 2 besteht (vgl. Fig. 4, Signal AV). Das Signal AV wird einem signaltechnisch sicheren RS-Speicher 2 (vorzugsweise in GS-Technik) an seinem \bar{R} -Eingang zugeführt. Ist der $\bar{R}S$ -Speicher 2 in diesem Fall über seinen S-Eingang gesetzt (er hält sich dann selbst), wird ein Status-1-Signal (vgl. Fig. 4, Signal-Status) abgegeben. Nachgeschaltet sind noch ein signaltechnisch sicherer Verstärker 3 und ein signaltechnisch sicheres Relais 4 als Schaltmittel für einen Kontakt 5.

> Im Fall verletzter Antivalenz fällt der vorher gesetzte RS-Speicher 2 auf Null, so daß das Relais 4 mit Kontakt 5 einen Energie- oder Signalfluß über eine Busleitung 55 ausschaltet.

Fig. 2 zeigt die Struktur des Antivalenzvergleichers 1. Danach werden die antivalenten Signale e1 und e2 einer Graetzbrücke 6 zugeführt und über eine Konstantstromquelle 7 an einen Feldeffekttransistor 8 gelegt, der über seinen Gateanschluß von einem am Eingang E anliegenden dynamischen Signal gesteuert wird. Mit 9 ist noch eine Begrenzerstufe, mit 10 ein Eingangskettenleiter und mit 11 ein Ausgangskettenleiter angedeutet. Ein dynamisches Eingangs-1-Signal wird nur dann an den Ausgang A geschaltet, wenn die Potentialdifferenz e 1-e 2 an den Klemmen der Graetz-Brücke 6 den für 1-Pegel definierten Wert überschreitet. Die Antivalenz-Schaltung besteht im Grunde aus der

4

Graetz-Brücke 6 mit nachgeschalteter sicherer UND-Schaltung. Zu den Randbedingungen gehört, daß die Signale an den Antivalenzeingängen sich im Rahmen der Ausfalloffenbarungszeit ändern müssen, so daß ein erster Ausfall in einem Kanal erkannt wird (und zum Abschalten führt), bevor ein zweiter Ausfall gleicher Wirkung im anderen Kanal und den Vergleicher mit falschen Daten überspielen kann.

Fig. 3 zeigt die Struktur des $\bar{R}S$ -Speichers 2. Dieser Speicher 2 dient zum signaltechnisch sicheren Speichern 10 von Überwachungssignalen, die an den Eingang \bar{R} geführt werden (hier z. B. des AV-Signales). Solange \bar{R} gleich 1 ist (nach dem Setzen mit S=1) ist der Ausgang Q=1. Geht \bar{R} auch nur einmal nach Null, so ändert sich Q ebenfalls nach Null hin und verbleibt dort, auch wenn 15 \bar{R} wieder =1 wird.

Mit 12 und 13 sind zwei UND-Glieder und mit 14 ein Verstärker bezeichnet, dessen Ausgang über eine ODER-Diode 15 an den Setzeingang S zurückgeführt ist. Die dynamischen Signale der Signalquelle 16 werden 20 nach dem Setzen mit S=1 und bei Anliegen von $\bar{R}=1$ durchgeschaltet.

Die Wahrheitstabelle des RS-Speichers lautet:

$ar{R}$	S	Q	25
0	0	0	
0	1	0	
1	0	$0(Q^{n-1})$	30
1	1	1 <i>(Oⁿ)</i>	
1	0	$1(\hat{Q}^{n+1})$	

Die Signalverläufe für fehlerfreien Betrieb wurden mit Fig. 4 schon erläutert.

Fig. 5 zeigt die Signalverläufe für den fehlerhaften Fall, daß ein Taktsignal Takt 2 plötzlich fehlt (Pfeil). Das Signal e 2 fehlt in diesem Fall ebenfalls und das Antivalenzsignal AV geht an dieser Stelle auf Low zurück. Selbst wenn es wiederkommt, bleibt das Statussignal 40 vom RS-Speicher auf Low.

Fig. 6 zeigt das Verhalten der Schaltung, wenn ein Taktsignal *Takt* 2 versetzt kommt (Pfeil). Auch in diesem Fall ergeben sich Lücken im *AV*-Signal. Das Statussignal geht sofort auf Low.

In Fig. 7 ist der fehlerhafte Fall aufgezeigt, daß beide Taktsignale Takt 1 und Takt 2 plötzlich schneller werden (Pfeil). Wieder wird die abgestimmte Antivalenz von e 1 und e 2 verletzt. Das Signal AV lückt und das Statussignal geht auf Low.

Durch die Abbildung der Taktsignale Takt 1, Takt 2 durch die Monoflopstufen MF1, MF2 wird erreicht, daß Abweichungen der Taktsignale zu einem Triggern der Monoflopstufen zu falschen Zeitpunkten führen, wodurch die Antivalenz verletzt wird. Mit der erfindungsgemäßen Schaltung ist sogar ein gleichartiges Wegdriften beider Takte bemerkbar.


Da die Überwachungsschaltung aus Failsafe-Komponenten aufgebaut ist, wirken sich Ausfälle in ihr nur hemmend aus, d. h. ein falsches Status-Ein-Signal ist 60 nicht möglich.


Ein Fehlverhalten der Monoflopstufen MF1, MF2 in Richtung auf Zeitverlängerung oder Zeitverkürzung führt ebenfalls zu einer Verletzung der Antivalenz und damit zum Abfall des $\bar{R}S$ -Speichers 2.

Durch die Erfindung konnte die gestellte Aufgabe auf einfache Weise sicher gelöst werden.

- Leerseite -

Nummer: Int. Cl.⁴: Anmeldetag: Offenlegungstag: 36 25 318 H 03 K 5/19 26. Juli 1986 4. Februar 1988





DERW ENT-ACC-NO: 1988-037108

DERW ENT-W EEK: 199024

COPYRIGHT 2009 DERWENT INFORMATION LTD

TITLE: Coordination monitor for high security

clocked system controls mutually time-offset clock pulses to trigger associated monoflop stages, generating signals of defined pulse

length

INVENTOR: SCHIWEKLW

PATENT-ASSIGNEE: LICENTIA PATENT-VERW GMBH[LICN]

PRIORITY-DATA: 1986DE-3625318 (July 26, 1986)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

DE 3625318 A February 4, 1988 DE

DE 3625318 C June 13, 1990 DE

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO APPL-

DATE

DE 3625318A N/A 1986DE- July 26, 1986

3625318

DE 3625318C N/A 1986DE- July 26, 1986

3625318

ABSTRACTED-PUB-NO: DE3625318 A

BASIC-ABSTRACT:

The clock pulse signals (Takt 1,2) are mutually time offset and trigger associated monoflop stages (MF1,2). The stages generate signals (e1,2) of defined pulse length, supplied to a reliable antivalence comparator (1). The latter transmits an output signal (AV), monitored by a memory (2) coupled behind the comparator.

The memory output is coupled to a switching member (5), via amplifiers (3,4) with the switching member affecting the power or signal flow. The clock pulse signals are equidistantly time offset in a fault free operation. The monoflop stage signals pref. have identical interval and pulse length. A Graetz bridge (6) may function as the antivalence comparator, behind which is connected a reliable AND-stage.

ADVANTAGE - Reliable detection of faults in high security fields.

CHOSEN-DRAWING: Dwg1/7

TITLE-TERMS: COORDINATE MONITOR HIGH SECURE

CLOCK SYSTEM CONTROL MUTUAL TIME

OFFSET PULSE TRIGGER ASSOCIATE MONOFLOP STAGE GENERATE SIGNAL

DEFINE LENGTH

DERW ENT-CLASS: U21 U22 W05

EPI-CODES: U21-C03C; U22-D02; U22-D03; W05-D03A;